0和1

原子层级

单个原子

价电子是自由电子之源

原子是由带正电荷的原子核和为使原子保持电 中性而在核周围旋转的电子所组成的。 电子在原子核周围形成若干层轨道，进入各个轨道的电子数由所在轨道所决定。其中位于最外层轨道的电子称为价电子，价电子数称为原子价。例如，氢和锂的原子为1价，半导体硅和锗的原子价为4价。 处于距原子核很近的轨道上的电子被原子核束缚得很紧，而价电子则易于脱离原子核的束缚。因而，容易成为自由电子。

载流子是电流之源

自由电子和空穴都是输运电荷的载体，是它们使半导体具有了导电 性。因此，称它们为载流子(carrier).。通常所说的电流在半导体中流动，实际 上就是载流子在半导体中移动。

耗尽层中的电位倾斜被称为势垒。

为使集电极流过电流，就必须有基极电流。只有当基极加正电压时有电流流通，而在加负电压时无电流流通。 设加在晶体管上的信号电压为正弦波电压，这个电压加在基极、发射极之间，其 结果是只有在基极为正电压时导通，而在负电压时不通。

为使输出（集电极侧）为正弦波，在信号电压（正弦波电压）变化的全部期间，基 极电压必须为正电压。 为满足这一条件，接入直流电源，使基极的合成电压总为正电压，从而使正弦波信

偏置

晶体管是在直流分量和交流分量共同作用下工作的。信号电压上叠加的直流电压使晶 体管基极流过固定电流，这个电流决定了晶体管的基准工作点，故称之为偏置(bias).

由给定固定电流来决定工作点的称为偏置电流（偏流）， 用给定电压来决定工作点的称为偏置电压（偏压）。

多个原子

晶体层级

半导体层级

伏打（电池）- 奥斯特（电流产生磁场）- 安培（关于电流周围磁场方向问题的安培定律）- 法拉第（电磁感应现象）- 欧姆（欧姆定律）- 基尔霍夫（电路网络定律）

理解PN结的单向性是理解晶体管的基础：

BJT：由两个背靠背的PN结组成（NPN或PNP）。

发射结正偏：发射区向基区注入载流子。

集电结反偏：收集载流子并输出。

关键：基区极薄，使注入的载流子来不及复合就被集电极收集。

二极管：就是单个PN结。

MOSFET：源和漏是同一类型（N或P），通过栅极电压感应的沟道导电，不依赖PN结的单向性，但体二极管仍存在。

电子管定义了电子设备的功能（放大、开关）；晶体管则是更优雅、更强大的实现者；集成电路，则化繁为简，将海量的晶体管及其连接，凝聚为承载复杂功能的单一实体。

电子管：在真空中，用电场控制从热阴极飞出的电子流(热电子发射)

  • 爱迪生效应：在真空灯泡中，除了灯丝（阴极），额外加入了一个金属板（阳极）。当灯丝通电加热后，即使金属板与灯丝没有直接连接，如果在两者之间加上电压，就会有微弱的电流从灯丝流向金属板；反之则没有电流。
  • 汤姆逊(电子)：通过阴极射线实验，发现了电子，并证明了它是带负电的粒子。解释爱迪生效应的本质正是被加热的灯丝（阴极）会发射电子。这些电子在正电压的吸引下飞向金属板（阳极），从而形成电流。
  • 弗莱明的“热离子阀”（即真空二极管）：在爱迪生效应和电子的概念基础上，他意识到，这个单向导电的特性（只允许电流从灯丝流向金属板）正好可以用来做检波器。当阳极电压相对于阴极为正时，电路导通；为负时，电路截止。这种单向导电性（整流） 使得它能将交流电信号整流为直流信号，从而实现高效的检波（检波：高频→整流→滤波）。
  • 福雷斯特（三极管）：利用电场加速电子流实现放大。 栅极就像电子流通道上离阴极很近的一个百叶窗或精细水阀。在栅极上施加一个相对微小的电压变化（信号电压），就能有效地控制从阴极飞向阳极的电子流数量。 由于栅极离阴极很近，其上的电压对电子流的控制能力，远远强于阳极电压的变化，这意味着： 栅极上一个微小变化的电压信号（比如来自天线的微弱无线电信号）。 可以导致阳极回路中产生一个规律完全相同，但幅度（电流或电压）大得多的变化。 当栅极电压相对于阴极为负时，它会产生一个排斥电场，阻止电子通过。栅压越负，通过的电子越少，阳极电流越小； 当栅极电压变正时，它会帮助吸引电子，让更多电子通过网格飞向阳极，阳极电流增大。
  • 朗德(四极管)：在三极管的控制栅极与阳极之间又加了一个电极，称为帘栅极，其作用是解决了三极管中流向阳极的电子流有一部分会流到控制栅极上去的问题
  • 约布斯特(五极管)：在阳极与帘栅极之间又加了一个电极，发明了五极管。新加的电极称为抑制栅。加入这个电极的原因是：在四极管中，电子流撞到阳极上时阳极会产生二次电子发射，抑制栅就是为抑制这种二次电子发射而设置的。

晶体管：在固体内部，用一个电极的电压或电流，控制流过PN结的电流 (掺杂半导体中的载流子运动)

电子管缺陷：体积大、功耗高；发热严重、寿命短；启动延迟；无法微型化。

理论—量子力学（1920-30s）：

  • 解释了固体中电子的行为，为理解半导体导电性提供了理论基础。
  • 明确了“能带理论”、“价带”、“导带”等关键概念。

材料—半导体物理的深入研究（1930-40s）：

  • 科学家（如肖特基、莫特）深入研究金属-半导体接触，发现了“肖特基势垒”和整流效应。
  • 对硅和锗这两种元素的提纯技术得到改进，获得了更高纯度的单晶材料。
  • 掌握了 “掺杂” 工艺——通过精确掺入微量杂质（如磷、硼），可以可控地改变半导体的导电类型（N型或P型）和导电率。

核心结构—PN结的发现与应用

将一块P型半导体和一块N型半导体结合在一起，就形成了 PN结。PN结具有完美的单向导电性（整流），这本身就是一种固态二极管，其功能已可替代真空二极管。

  • 扩散运动：N型半导体中的电子扩散到P区，P型半导体中的空穴扩散到N区。故结合表面形成耗尽层，即空间电荷区（扩散使得N区一侧为带正电离子，P区一侧为带负电离子，这里可移动的载流子几乎耗尽了）
  • 漂移运动：空间电荷区内形成内建电场(P←N)，该电场阻碍电子向P区扩散运动，同时将P型区电子拉回到N区。
  • 动态平衡：扩散和漂移达到动态平衡。此时，耗尽层的宽度和内建电场的强度都稳定下来。

给PN结加上外部电压。

  • 正向偏置（P区接正极，N区接负极）：外部电场的方向与内建电场方向相反。外部电压会削弱内建电场，使得耗尽层变窄。 于是，扩散运动重新占据优势，多子（P区的空穴和N区的电子）能够更容易地越过耗尽层，形成较大的扩散电流（正向电流）。 注意：正向电流是由多子扩散形成的，所以电流很大。

  • 反向偏置（P区接负极，N区接正极）：外部电场的方向与内建电场方向相同。外部电压会增强内建电场，使得耗尽层变宽。 这样，多子的扩散运动被进一步抑制，几乎无法形成扩散电流。 但是，少子（P区的电子和N区的空穴）在内建电场的作用下会产生漂移电流（反向电流）。由于少子浓度很低，所以反向电流非常小（通常为微安级或更小）。

这就是PN结单向导电性的原因：正向偏置时电流很大，反向偏置时电流很小。

总结：PN结的单向导电性是由于耗尽层和内建电场的存在，外加电压可以改变耗尽层的宽度和内建电场的强度，从而控制多子扩散的难易程度。

  • 点接触型晶体管: 取了一小片锗（基极 N型），上面紧挨着放置两根极细的金制探针。 当其中一根探针（发射极）输入一个微小的电流变化时，另一根探针（集电极）会输出一个放大后的电流变化,首次实现固体放大，但这个装置不稳定、噪声大、难以制造。

  • 结型晶体管: 提高载流子浓度（使更多电子参与进来）实现放大。 发射极 对应 阴极：发射载流子（电子或空穴）; 基极 对应 栅极：用微小的输入电流控制主电流。基极做得极薄，是为了让绝大多数载流子能“穿过”它; 集电极 对应 阳极：收集载流子，形成输出电流。 通过控制基极-发射极间的微小电流，就能控制从发射极到集电极的大电流，实现电流放大。这完美复现了电子管“以小控大”的功能。

从“宏观机械”到“微观固体”；无需预热，功耗骤降；更低电压，更易集成；其固体、平面化的特性，更直接催生了后续的集成电路和硅基芯片制造工艺。

集成电路(IC)：在固体内部，将多个晶体管集成在单一芯片上（控制电流实现复杂功能）

晶体管核心矛盾：分立互联，晶体管的优势（小、可靠）被落后的“组装”方式抵消。

  • 系统级（先设计模块，再外部连接）：每个晶体管都需要单独制造、测试、焊接。随着系统复杂度增加，所需的元件数量呈爆炸式增长。
  • 元件制造与电路组装完全分离：元件越多，连接点就越多。而连接点（焊点、插头）是系统中最不可靠、最笨重、最昂贵的部分。
  • 电路板面积被海量的元件和蛛网般的连线占据。信号在导线中传输产生延迟和干扰，限制了速度提升。

集成电路优势：单片集成，物理级（将整个电路视为一个不可分割的实体，在硅片层面直接设计晶体管的布局与互连），元件制造与电路连接连续完成。

  • 可靠性： 脆弱的内部连接被坚固的固态金属互连取代。 焊点数量从数千个（分立电路）减少到几十个（芯片引脚）。

  • 成本： 批量并行生产：硅片（晶圆）上可同时制造芯片。单颗成本急剧下降。芯片功能越复杂、集成度越高，单个晶体管的成本反而越低。

  • 性能： 速度(元件距离从毫米级缩短到微米、纳米级，信号延迟极大降低); 功耗(更小的电容和电压带来更低的动态功耗); 功能(集成复杂系统（如整个处理器）)

集成电路的平面工艺，能在微观尺度上“雕刻”和“建造”晶体管及连线的技术：

  • 氧化：在硅片上生长一层均匀的二氧化硅（SiO₂）。既是绝缘层，也是后续工艺的“掩膜”。

  • 光刻：像投影晒蓝图。将设计好的电路图形缩到掩膜版上，用光刻机投影到涂有光刻胶的硅片上，进行选择性曝光。

  • 扩散/离子注入：对未被SiO₂保护的区域进行“掺杂”，形成N型或P型区，从而制造出晶体管的各个部分（发射极、基极、集电极）以及电阻等。

故可以用完全相同的平面工艺，在一片硅片上，同时、批量地制造出成千上万个晶体管、二极管，并且用沉积的金属（如铝）在氧化层上布线，将它们连接起来。所有步骤在一系列掩膜版的指导下，顺序完成。（注意：集成电阻和电容精度差、占面积，芯片设计哲学是尽量用晶体管替代它们完成功能）